BEST AVAILABLE COPY

PULSE PHASE MODULATION CIRCUÍT

Patent number:

JP10327054

Publication date:

1998-12-08

Inventor:

KASHIWAGI SHIGERU

Applicant:

VICTOR CO OF JAPAN LTD

Classification:

- international:

H03K5/13; H03K7/04

- european:


Application number:

JP19970147329 19970521

Priority number(s):

Abstract of JP10327054

PROBLEM TO BE SOLVED: To provide a pulse phase modulation circuit that varies only a phase of a pulse with a simple configuration while keeping the pulse width constant. SOLUTION: A waveform shaping circuit 10 shapes an input pulse P1 into a ramp voltage waveform Vrp. The ramp voltage waveform Vrp is given to a diode 12 of an OR circuit consisting of the diode 12 and a resistor 18. An output of the diode 12 and a DC control voltage are given to a comparator 13. A time constant circuit consisting of a capacitor 14 and a resistor 15 is connected to an output of the comparator 13 and provides an output of a triangle wave Vb. A transistor(TR) 16 provides an output of an output pulse P5 phase-modulated in response to the triangle wave Vb. The pulse P5 is positively fed back to the resistor 18 of the OR circuit.



Also published as:

JP10327054 (A)

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-327054

(43)公開日 平成10年(1998)12月8日

(51) Int.CL*

識別配号

FΙ

H03K 5/13

H03K 5/13

7/04

7/04

審査請求 未請求 請求項の数1 FD (全 6 頁)

(21) 出國番号

(22)出顧日

特顏平9-147329

平成9年(1997)5月21日

(71)出顧人 000004329

日本ピクター株式会社

神奈川県横浜市神奈川区守屋町3丁目12番

地

(72)発明者 柏木 茂

神奈川県横浜市神奈川区守屋町3丁目12番


地 日本ピクター株式会社内

(54) 【発明の名称】 パルス位相変調回路

(57)【要約】

【課題】 簡単な構成でパルス幅が一定で位相のみを自在に可変することができるパルス位相変調回路を提供する。

【解決手段】 波形成形回路10は入力パルスP1を傾斜電圧波形Vmとする。ダイオード12と抵抗18よりなるオア回路のダイオード12には、傾斜電圧波形Vmが入力される。比較器13にはダイオード12の出力と直流制御電圧Eにが入力される。比較器13の出力には時定数回路であるコンデンサ14,抵抗15が接続され、三角波Vbを出力する。トランジスタ16は三角波Vbに応じて位相変調された出力パルスP5を出力する。このパルスP5はオア回路の抵抗18に正帰還される。



【特許請求の範囲】

【請求項1】入力されたバルスに対して位相変調された バルスを出力するバルス位相変調回路において、

傾斜電圧波形が一方の入力端子に入力されるオア回路 ٤.

前記オア回路の出力が一方の入力端子に入力され、他方 の入力端子に直流制御電圧が入力される比較器と、 前記比較器の出力に接続された時定数回路と、

前記時定数回路により得られた波形に応じてバルスを出 力する出力回路と、

前記出力回路より出力されたパルスを、正帰還動作を行 うような極性で、前記オア回路の他方の入力端子に加え る帰還回路とを備えて構成したことを特徴とするバルス 位相変調回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、パルス幅が一定で 位相のみを自在に可変することができるパルス位相変調 回路に関する。

[0002]

【従来の技術】図5は、入力されたパルスに対し、パル ス幅が一定で位相のみが可変(変調)されたバルスを発 生する従来のバルス位相変調回路の一例を示している。 図5において、第1の単安定マルチバイブレータ(以 下、MMと略記する) 1 には、前段からバルス (方形 波)P1が入力され、この方形波P1の立ち上がりでト リガされるものとする。MM1には、pnpトランジス タ2及びそのエミッタ抵抗3よりなる定電流回路4が接 続され、また、トランジスタ2のコレクタとMM 1間に は、時定数コンデンサ5が接続されている。エミッタ抵 30 抗3には直流電源電圧Eが接続され、トランジスタ2の ベースには直流の制御電圧Ecが供給される。

【0003】とのようにすると、直流電源電圧Eから、 制御電圧Ecに応じた一定の充電電流Ⅰが流れ、これが 時定数コンデンサ5を充電する。そして、MM1の出力 には方形波P2が生じる。この方形波P2のバルス幅 は、充電電流 I の充電によるコンデンサ5 の電圧が予め 定められた関値に達するまでの時間で決定される。従っ て、もし制御電圧Ecの値を下げることによって充電電 までの時間が早くなるので、方形波P2のパルス幅は狭 くなる。なお、定電流回路4の代わりに可変抵抗器を用 いてもよい。この場合、制御電圧Ecによる電気的制御 ではなく、手動制御にはなるが、可変抵抗器による抵抗 値によってやはり充電電流!の値を制御することがで き、同様に方形波P2のパルス幅を変化させることがで きる。

【0004】MM1より出力された方形波P2は第2の 単安定マルチパイブレータ(以下、MMと略記する)6

図示のように接続されている。MM6より出力される方 形波P3のパルス幅は、抵抗7とコンデンサ8による時 定数で決定される一定の値となる。

【0005】とこで、図5に示すパルス位相変調回路の 動作を図6を用いて説明する。図6において、(A)は 繰り返し周期もの入力方形波P1、(B)はMM1の出 力方形波P2、(C)はMM6の出力方形波P3を示し ている。MM1は図5(A)に示す方形波P1の立ち上 がり時点T1でトリガされ、図5 (B) に示すように、 10 パルス幅t1の方形波P2を出力する。前述したよう に、このパルス幅tlは制御電圧Ecの値によって制御 可能である。例えば、制御電圧Ecの値を上昇させる と、充電電流 I の値が減少し、コンデンサ5の充電が遅 くなるので、出力方形波P2のパルス幅は、破線で示す。 ように、t1からt2へと広がる。

【0006】MM6は図5 (B) に示す方形波P2の立 ち下がり時点T2でトリガされ、図5(C)に示すよう に、パルス幅t3の方形波P3を出力する。前述したよ うに、このパルス幅 t 3は抵抗7とコンデンサ8との時 20 定数で定まるものであり、一定である。従って、もし方 形波P2のパルス幅が広がってその立ち下がり時点がT 2からT3へと後にずれると、方形波P3の立ち上がり 時点もT2からT3へと移動する。しかし、そのバルス 幅は常にも3で一定であり、換言すれば、同じ方形波パ ルスの位相のみ変化したととになる。

【0007】すると先に説明したように、制御電圧Ec を動かすと、方形波P2のパルス幅が連続的に変化する ので、方形波P3の位相も連続的に移動する。従って、 図5 に示す回路は、方形波パルスの位相変調回路として 動作し、その変調量は制御電圧Ecによって定まる。 [0008]

【発明が解決しようとする課題】しかしながら、図5に 示すパルス位相変調回路は、一旦MM I でパルス幅変調 された方形波P2を作り、それを基準にして最終の出力 方形波P3を作る構成であるので、単安定マルチバイブ レータが2つ必要であり、回路規模が大きくなってしま うという問題点がある。

【0009】また、図5に示すパルス位相変調回路にお いては、直流電源電圧Eと制御電圧Ecとの差の電圧値 流 I の値を大きくしたとすると、それだけ閾値に達する 40 に比例して充電電流 I 、ひいては出力方形波 P 3 の立ち 上がり位置T2(もしくはT3)が定まる構成である。 従って、この制御電圧Ecは直流電源電圧Eを基準にし てその値を定めなくてはならない。それゆえ、制御電圧 Ecを供給するためにトランジスタ2のベースの前段に 設ける制御回路(図示せず)の構成が難しくなるという 問題点もある。できるならば、接地、即ち、ゼロボルト を基準とする制御電圧によって最終的な方形波P3の位 相を制御できることが望ましい。

【0010】さらに、図5に示すパルス位相変調回路に に入力される。MM6には、抵抗7とコンデンサ8とが 50 おいて、方形波P3の位相の移動量、即ち、方形波P2

のパルス幅を極力ゼロに近い値から可変できるようにし たい場合、コンデンサ5の値を小さく設定するしかな い。しかし、その場合、当然、時間長t1もしくはt2 によって定まる方形波P2のパルス幅の可変量は小さ く、方形波P2のパルス幅をより長くしたい時には、コ ンデンサ5を複数で構成し、その容量の大小を切り替え るしかなく、回路規模も操作も煩雑になるという問題点 がある。

【0011】本発明はこのような問題点に鑑みなされた ものであり、簡単な構成でバルス幅が一定で位相のみを 10 自在に可変することができ、また、ゼロボルトを基準と する制御電圧によって位相を制御できることができ、さ らに、位相の変化範囲を大きくとるととができるパルス 位相変調回路を提供することを目的とする。

[0012]

【課題を解決するための手段】本発明は、上述した従来 の技術の課題を解決するため、人力されたパルスに対し て位相変調されたパルスを出力するパルス位相変調回路 において、傾斜電圧波形が一方の入力端子に入力される オア回路と、前記オア回路の出力が一方の入力端子に入 20 になる。 力され、他方の入力端子に直流制御電圧が入力される比 較器と、前記比較器の出力に接続された時定数回路と、 前記時定数回路により得られた波形に応じてバルスを出 力する出力回路と、前記出力回路より出力されたバルス を、正帰還動作を行うような極性で、前記オア回路の他 方の入力端子に加える帰還回路とを備えて構成したこと を特徴とするパルス位相変調回路を提供するものであ

[0013]

【発明の実施の形態】以下、本発明のバルス位相変調回 30 路について、添付図面を参照して説明する。図1は本発 明のパルス位相変調回路の一実施例を示す回路図、図2 は本発明のバルス位相変調回路の動作を説明するための 波形図、図3は図1の変形例を示す回路図、図4は図1 の他の変形例を示す回路図である。

【0014】図1、図3、図4に示す本発明のパルス位 相変調回路は、従来と同様、入力された方形波Plか ら、直流の制御電圧Eclの値に応じて、連続的に位相が 変化する方形波P5を得るよう構成したものである。 但 し、単安定マルチパイブレータを2つ用いる従来の構成 40 とは異なり、回路主要部分に新たに提供する特殊マルチ バイブレータ11を用いていることが特徴である。

【0015】図1において、波形成形回路10には方形 波Plが入力され、電圧傾斜部分を有する傾斜電圧波形 Vrpに変換して出力する。この傾斜電圧波形 Vrpは、特 殊マルチパイプレータ11の入力a点に供給される。も し、入力されるバルスが、方形波ではなく、例えば正弦 波パルスのように傾斜部分を持った波形であれば、その まま 8 点に加えることも可能である。従って、波形成形

位相変調回路による位相制御の効果は、後述するよう に、特殊マルチバイブレータ 11 に入力される波形の上 行傾斜部分(電圧が傾斜して上昇する部分)の間で得る ことができる。

【0016】 このa点に加えられた波形は、ダイオード 12を経て比較器13の一方の入力端子(反転入力端 子)に入力され、入力c点からの制御電圧Ecは比較器 13の他方の入力端子(非反転入力端子) に入力され る。比較器13は、制御電圧Eciと傾斜電圧波形Vrpと を比較する。そして、比較器13の出力端子には、比較 結果である方形波P4が出力される。この方形波P4 は、コンデンサ14と抵抗15で形成される時定数回路 によって、上行傾斜の三角波Vbとされ、npnトラン ジスタ16のベースに入力される。

【0017】すると、この三角波Vbが負の範囲にある 間は、トランシスタ16は遮断状態であって、そのコレ クタ電圧はほぼ電源電圧Eに近いが、三角波Vbの値が エミッタ・ベースの導通電圧約0.6Vを越えると、コ レクタ・エミッタ間が導通してコレクタ電圧はほぼゼロ

【0018】 この結果、トランジスタ16のコレクタに 現れる出力波形は、方形波P5となる。そして、この方 形波P5は、出力b点より出力される。即ち、トランジ スタ16は、コンデンサ14と抵抗15で形成される時 定数回路によって得られた波形である三角波Vbに応じ て方形波P5を出力する出力回路を形成する。また、方 形波P5は、抵抗18を通してダイオード12と比較器 13の入力との接続点に加えられ、正帰還回路を形成す る。 ととでは、とのダイオード12と抵抗18はオア回 路を形成しており、実際に比較器 13に加わる波形Vr は傾斜電圧波形Vrpと方形波P5との合成波形になる。 【0019】以上の動作を図2を用いてさらに詳細に説 明する。図2において、(A)は入力方形波P1、

(B) は波形成形回路10の出力である傾斜電圧波形V rp、(C)は比較器13の出力方形波P4、(D)はト ランジスタ16に入力される三角波Vb、(E)は特殊 マルチバイブレータ11の出力である方形波P5、

(F)は実際に比較器13に加わる波形Vrを示してい る。図2(B)に示すように、傾斜電圧波形Vrpは、方 形波P1の立ち上がり時点T1から電圧値が上昇してい く波形となる。なお、波形成形回路10の具体的回路は **とこでは図示しないが、電子スイッチとコンデンサ充電** 回路等によって簡単に構成することができる。

【0020】傾斜電圧波形Vrpを比較器13の反転入力 端子に加え、制御電圧 Eclを非反転入力端子に加える と、比較器 13 の出力には図2 (C) に示す方形波P4 が現れる。との方形波P4は、制御電圧Eclが傾斜電圧 波形Vrpより電圧値が高い間は、ほぼ電源電圧Eのレベ ルであるが、時点T4で傾斜電圧波形Vrpが制御電圧E 回路10は必要に応じて設ければよい。本発明のパルス 50 口の電圧値を越えるとゼロレベルに低下する。との方形 波P4は、上記のように、コンデンサ14と抵抗15に よる時定数回路を通すことによって、図2 (D) に示す ような三角波Vbとなる。即ち、方形波P4がゼロレベ ルに下降する時点T4において、三角波Vbは一旦ほぼ 電源電圧Eに相当する分だけ下降した後、徐々に上昇し ていく。

【0021】この三角波Vbの上昇割合は、コンデンサ 14と抵抗15との時定数で定まり一定である。そし て、三角波Vbの電圧値がトランジスタ16のベースの オン電圧である約0.6 Vを越えようとする時点T5に 10 おいて、ベース・エミッタ間が導通するので、これ以上 の電圧になることはない。すると、三角波Vbの負ビー ク電圧値-Eは一定であり、三角波Vbの上行傾斜部分 の上昇割合も一定であるから、時点T4とT5の間の時 間長
も
ち
も
一
定
に
な
る
。

【0022】以上の動作の結果、時間長 t 5の間はトラ ンジスタ16は遮断状態になっており、その他の期間は 導通状態になっているので、コレクタに発生する波形P 5は、図2(E)に示すような方形波になる。この方形 の反転入力端子に加えられる。この場合、比較器13の 入力インピーダンスが高く、抵抗17の値が比較的小さ いため、抵抗1.8からの経路とダイオード1.2からの経 路はオア回路として働き、いずれか高い方の電圧がとの 反転入力端子上の電圧となる。即ち、この点の電圧波形 Vrは図2(F)に示すような合成波形になる。

【0023】次、外部からの直流の制御電圧Eclを、図 2 (B) あるいは (F) に示すように、 Δ Eだけ上昇さ せた場合を考える。すると、制御電圧Eclと傾斜電圧波 形Vrpとの交点の時間位置T4は後にずれる。従って、30 で、制御電圧を得るための回路も構成しやすい。さら 方形波P4あるいはP5の立ち下がり・立ち上がり位置 はやはりその分だけ後にずれ込む。しかし、パルス幅も 5は前述したように回路の時定数で決まっているため、 一定値を保つ。従って、この図1の回路によれば、制御 電圧Eclの値を変えることによって、バルス幅は不変で 位相のみが変化する方形波P5を得ることができる。

【0024】図1においては、オア回路として、ダイオ ード12と抵抗18で構成した例を示した。しかし、本 発明のパルス位相変調回路は、これに限定されることは なく、図3に示すように、波形成形回路10と比較器1 40 【図6】従来例の動作を説明するための波形図である。 3との間には、ダイオード12の代わりに抵抗19を設 け、抵抗17からの経路には抵抗18の代わりにダイオ ード20を設けてもよい。波形成形回路10の出力イン ピーダンスが低ければ、図3に示す構成でも十分問題な く動作する。さらに、図4に示すように、2つのダイオ ード21、22と抵抗23による一般的なオア回路でも 構わない。

【0025】このように構成される本発明のパルス位相 変調回路においては、図2より分かるように、制御電圧 Ec1の値は限りなくゼロに近付けることができる。従っ 50 18, 19, 23 抵抗 (オア回路)

て、従来例の図5に示す回路と異なり、パルス位相の移 動量 t 4 の値を十分小さくすることが容易である。ま た、制御電圧Eclは、ゼロボルトを基準とする制御電圧 でよく、制御電圧Eclを発生するための回路は極めて簡 単なものとすることができる。

6

【0026】なお、図2(B)において、実線で表した 傾斜電圧波形Vrpの傾斜部分は、終点の時間位置を方形 波P1の下降位置にほぼ合わせて描いている。このよう にした方が、回路構成が容易である。しかし、図2

(B) に破線で示すように、傾斜電圧波形V rpの傾斜部 分の終点の時間位置を、方形波Plの下降位置より後ろ にした回路構成としてもよい。このような構成でも、そ れほど困難な回路構成ではない。このようにすると、バ ルス位相の移動量t4の上限値も大きくすることがで き、移動量は4の可変範囲を、ゼロ付近から十分大きな 値まで広くとることができる。

[0027]

【発明の効果】以上詳細に説明したように、本発明のバ ルス位相変調回路は、傾斜電圧波形が一方の入力端子に 波P5は、上記のように、抵抗18を通して比較器13 20 入力されるオア回路と、とのオア回路の出力が一方の入 力端子に入力され、他方の入力端子に直流制御電圧が入 力される比較器と、この比較器の出力に接続された時定 数回路と、この時定数回路により得られた波形に応じて パルスを出力する出力回路と、この出力回路より出力さ れたパルスを、正帰還動作を行うような極性で、オア回 路の他方の入力端子に加える帰還回路とを備えて構成し たので、簡単な構成でバルス幅が一定で位相のみを自在 に可変することができる。また、ゼロボルトを基準とす る制御電圧によって位相を制御できることができるの に、位相の変化の程度をほとんど0から大きな値まで連 続的に可変することができ、位相の変化範囲を大きくと るととができる。

【図面の簡単な説明】

- 【図1】本発明の一実施例を示す回路図である。
- 【図2】本発明の動作を説明するための波形図である。
- 【図3】図1の変形例を示す回路図である。
- 【図4】図1の他の変形例を示す回路図である。
- 【図5】従来例を示す回路図である。
- 【符号の説明】
 - 10 波形成形回路
 - 11 特殊マルチバイブレータ
 - 12, 20~22 ダイオード (オア回路)
 - 13 比較器
 - 14 コンデンサ(時定数回路)
 - 15 抵抗 (時定数回路)
 - 16 npnトランジスタ (出力回路)
 - 17 抵抗

7

E 直流電源電圧

Ec1 制御電圧

P1 入力方形波 (パルス)

P4 方形波 (パルス)

*P5 出力方形波(パルス)


Vb 三角波

Vr 合成波形

* Vrp 傾斜電圧波形


【図1】

【図2】





(9) Vb 15 -E ... E

【図4】



【図5】





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☑ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
☐ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.